Инженеры Samsung Electronics разработали первый промышленно реализуемый 3D-транзистор (3DSFET) с рекордным шагом затвора 42 нм. Достижение представили на VLSI Symposium 2026.
Вертикальное размещение компонентов решает проблему миниатюризации: изолятор между слоями не занимает дополнительную площадь чипа. Это позволяет увеличить плотность транзисторов без сбоев.
Показаны отличные электрические характеристики для n-FET и p-FET. Технология вдвое повысит энергоэффективность и производительность чипов для AI и HPC.
Следующий этап — создание тестовых цепей (SRAM). «Заложен первый кирпич» — отмечают инженеры. Эра 3D-логики наступает раньше прогнозов.
Ключевые решения: три нанолиста сверху и снизу, прямое вертикальное соединение (RBC) и изолятор MDI. Это максимальное число слоёв для стекированных транзисторов на сегодня.
0 комментариев