IMEC, ASML и TSMC совместно продемонстрировали масштабируемую интеграцию 2D-транзисторов на 300-мм кремниевых пластинах.
Для nFET использовался MoS2, для pFET — WS2 или WSe2. Шаг CPP 50 нм соответствует 3-нм техпроцессу.
Инновационные 2D-транзисторы можно производить на обратной стороне пластины, что разгружает лицевую сторону. Для этого используются канавки с вольфрамовой металлизацией.
Изготовление происходит с использованием одной маски на слой при однократном экспонировании. Это не готовый коммерческий процесс, а демонстрация возможности переноса из лаборатории на фабрику.
Потенциально такие транзисторы могут использоваться в сверхмасштабируемой логике и для заполнения обратных сторон пластин, включая интерфейсы для стековой компоновки или подвода питания.
Демонстрация на конференции VLSI показала хорошие характеристики: низкий ток утечки и работоспособность обоих типов проводимости на одной пластине.
Внедрение произойдёт после исчерпания ресурсов обычных кремниевых транзисторов. TSMC уже знает, куда двигаться дальше.
0 комментариев