Sonata

TSMC ускоряет расширение мощностей упаковки чипов ради ИИ и Apple

image source

TSMC планирует к концу следующего года изготовить для Microsoft свыше 300 000 чипов Maia 300. Это подтверждает устойчивый рост спроса на специализированные ИИ-ускорители со стороны крупных облачных провайдеров.

Во второй половине текущего года TSMC начнёт расширять мощности по упаковке чипов методом CPO — совместной упаковки оптических соединений. Технология обеспечивает скорость передачи данных до 400 Тбайт/с.

По данным DigiTimes, ключевыми технологиями упаковки становятся трёхмерная компоновка SoIC и CPO. Тайваньскому производителю придётся ускорить строительство фабрик AP7 и AP8, предназначенных для обработки чипов методом SoIC.

Ранее планировалось, что к концу 2026 года эти заводы будут обрабатывать по 20 000 кремниевых пластин ежемесячно. Теперь план пересмотрен: к концу 2027 года объём должен вырасти до 50 000 пластин в месяц.

Монтаж инженерных коммуникаций, возведение «чистых комнат» и установка оборудования на этих объектах TSMC ведутся с опережением изначального графика.

Потребности Nvidia уже давно задают темп технологического развития TSMC и её ключевых партнёров.

Будущие ускорители Nvidia с архитектурой Feynman, помимо техпроцесса A16, потребуют применения трёхмерной интеграции SoIC, кастомизированной памяти HBM и упаковки CPO.

Технология трёхмерной упаковки SoIC будет востребована и другими клиентами TSMC, поэтому ускоренное расширение мощностей в перспективе выгодно всей экосистеме компании.

Nvidia планирует представить архитектуру Feynman во второй половине 2028 года. Источники на Тайване отмечают, что подготовка к запуску ускоряется, а требования к подрядчикам по готовности новых технологий растут.

С 2-нанометровым техпроцессом у TSMC проблем нет: процессоры A20 Pro для Apple выпускаются в достаточных объёмах и с приемлемым уровнем брака.

Однако интеграция памяти DRAM сталкивается с задержками из-за её дефицита на рынке. Из-за этого TSMC накопила запас процессоров A20 Pro на сумму около $1 млрд, ожидающих установки микросхем памяти.

Технология упаковки для этих чипов была специально разработана под требования Apple — её сравнивают с мобильной версией технологии CoWoS.

источник

Загрузка страницы