Intel на конференции Hot Chips раскрыла архитектуру процессоров Xeon Diamond Rapids, которые выйдут на рынок в следующем году. Это первые чипы компании, изготавливаемые по улучшенному техпроцессу Intel 18A-P. Подробности архитектуры сообщает Hardwareluxx.
В основе сборки — два чиплета I/O Memory Hub (IMH Tile) по техпроцессу Intel 3, отвечающие за память и ввод-вывод. К ним добавляются до четырёх базовых чиплетов Base Tile (Intel 3-T), каждый со своим кешем последнего уровня LLC, общим для нескольких вычислительных чиплетов Core Tile.
Сами Core Tile содержат процессорные ядра с кешем L1 и L2 и производятся по техпроцессу Intel 18A-P. Diamond Rapids поддерживают инструкции AMX и AVX 10.2, а также аппаратные ускорители QAT, DSA и IAA.
Архитектура включает разветвлённую структуру Fan-out Fabric и модульные блоки CBB, соединённые через Foveros 3D Direct и Hybrid Bonding Interconnect. Предусмотрены технологии безопасности Intel TDX и SGX, улучшенные RAS и QoS, а также средства телеметрии.
Intel 18A-P — усовершенствованная версия техпроцесса 18A с более высокой производительностью и дополнительными возможностями оптимизации транзисторов. Для мощных транзисторов появились два контакта питания на обратной стороне кристалла и пятая пара порогового напряжения между LVT и ULVT.
По заявлению Intel, 18A-P на 33% сократил разброс характеристик между крайними сценариями PVT (технология, напряжение, температура). Это делает параметры транзисторов более однородными в пределах пластины и между кристаллами, позволяя закладывать меньшие запасы при проектировании.
Благодаря сокращению разброса характеристик удаётся повышать частоты и энергоэффективность, а также увеличивать выход годной продукции.
С двумя чиплетами IMH взаимодействуют до 16 чиплетов Core Tile, каждый с 16 ядрами и собственным кешем L2 — максимум до 256 ядер в процессоре. Кеш последнего уровня расположен в Base Tile и доступен через 3D Xbar, его объём достигает 1280 Мбайт (по 320 Мбайт на каждый из четырёх Base Tile).
Для соединения Core Tile с Base Tile используется технология Foveros 3D Direct (Hybrid Bonding Interface). Связь между IMH и Base Tile обеспечивает интерфейс D2D на основе UCIe-S.
Каждый чиплет IMH содержит шесть PHY для D2D и компоненты Unified Memory Fabric: PHY DDR, контроллеры памяти, Snoop-фильтры и ускорители шифрования. Подсистема ввода-вывода включает четыре группы высокоскоростных линий для PCIe, CXL или UPI.
Diamond Rapids получат поддержку DDR5-12800 с пропускной способностью памяти до 1,6 Тбайт/с и до 128 линий PCI Express.